This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

MICROCOMPUTER

Patent number:

JP5282246

Publication date:

1993-10-29

Inventor:

SASAKI TAKAYOSHI

Applicant:

NEC CORP

Classification:

- international:

G06F13/376; G06F15/16

- european:


Application number: JP19920077879 19920331

Priority number(s):

Abstract of JP5282246

PURPOSE:To provide a microcomputer in which a system design can be easily attained by a simple bus adjusting function, the system can be constituted only of one kind of microcomputer, and the number of terminals can be reduced, in a microcomputer system in which the plural microcomputers are connected with the same bus, and data are shared.

CONSTITUTION:Microcomputers 1, 8, and 13 are connected with a shared bus 6, and the constitution of each microcomputer is the same. The microcomputer 1 is constituted of a CPU 2, DMA 3, and shared bus control part 4. The microcomputer 1 is connected with a memory 5, and the CPU 2 is operated based on a command program written in the memory 5. Each microcomputer is connected like a ring through the signal lines of permission signals 18, 19, and 20 which permit the usage of the shared bus 6, and the permission signals are circulated among each microcomputer. Each microcomputer inputs the permission signal, starts the usage of the shared bus 6, and holds the permission signal.



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-282246

(43)公開日 平成5年(1993)10月29日

(51) Int.Cl.⁵

識別記号

庁内整理番号

FΙ

技術表示箇所

G06F 13/376

9072-5B

15/16

360 R 8840-5L

審査請求 未請求 請求項の数1(全 9 頁)

(21)出顧番号

特願平4-77879

(71)出顧人 000004237

日本電気株式会社……

東京都港区芝五丁目7番1号

(22)出願日 平成4年(1992)3月31日

(72)発明者 佐々木 隆義

東京都港区芝5丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 藤巻 正憲

(54) 【発明の名称】 マイクロコンピュータ

(57) 【要約】

【目的】 複数のマイコンが同一のバスに接続されてデータを共有するマイコンシステムにおいて、簡易なバス 調停機能によって、システム設計を容易にでき、1種類のマイコンのみで構成することができると共に、端子数 が少ないマイクロコンピュータを提供する。

【構成】 マイコン1,8,13は、共有バス6に接続されており、夫々同一構成を有している。マイコン1は、CPU2,DMA3及び共有パス制御部4で構成されている。マイコン1はメモリ5に接続され、CPU2は、メモリ5に書き込まれた命令プログラムに基づいて動作する。各マイコンは、共有パス6の使用を許可する許可信号18,19,20の信号線によりリング状に接続されており、その許可信号は、各マイコン間において循環される。各マイコンは、許可信号を入力すると、共有パス6の使用を開始し、許可信号を保持する。



1

【特許請求の範囲】

【請求項1】 複数のマイクロコンピュータと、この複 数のマイクロコンピュータに共通に用いられる第1の記 億手段と、前記複数のマイクロコンピュータにおける個 々のマイクロコンピュータに対して夫々個別に用いられ る複数の第2の記憶手段と、前記複数のマイクロコンピ ュータ間及び第1の記憶手段を共通に接続するパスとを 有するマイクロコンピュータにおいて、前配複数のマイ クロコンピュータは、前記パスの使用権を示す許可信号 を入出力し、自己が前配パスを使用しないときは入力し 10 た前記許可信号を他の前記マイクロコンピュータに出力 し、自己が前記パスを使用するときは前記許可信号を入 力してから保持して前記バスの使用後に前記許可信号を 他の前記マイクロコンピュータに出力するパス制御手段

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、マイクロコンピュータ に関し、特に複数のマイクロコンピュータを同一のパス に接続してデータを共有するためのバス調停回路を有す 20 るマイクロコンピュータに関する。

[0002]

【従来の技術】従来のマイクロコンピュータ(以下、マ イコンと記す)としては、ダイレクトメモリアクセス装 置(以下、DMAと記す)及び中央処理装置(以下、C PUと記す) とそのDMA及びCPUが通常命令フェッ チをするメモリ空間とを接続するパスと、DMAと主に そのDMAがアクセスするデータの格納をするメモリ空 間とを接続するパスとを持つ高速なデータ処理に適した マイコンがある。またDMAには、マイコンに内蔵され 30 た通信回路及び外部のディスク装置が接続され、各種メ モリヘデータ転送が行なわれる。

【0003】図5は、上述のような従来のマイコンの一 例を示すプロック図であり、複数のマイコンを有してお りその複数のマイコンはDMAがアクセスするメモリ区 間を共有し同一のデータを利用して、データ処理をする 構成を示している。図5に示すように、マイコン51 は、CPU52とDMA53とで構成されている。マイ コン51はメモリ54に接続され、CPU52は、メモ リ54に書き込まれた命令プログラムに基づいて動作す 40 る。また、マイコン51は、共有パス55に接続されて いる。共有バス55は、共有するデータを読み書きする ための共有メモリ56にも接続されている。

【0004】マイコン57は、CPU58とDMA59 とで構成されている。マイコン57はメモリ60に接続 され、CPU58は、メモリ60に魯き込まれた命令プ ログラムに基づいて動作する。また、マイコン57は、 共有パス55に接続されている。マイコン61は、CP U62とDMA63とで構成されている。マイコン61

た、マイコン61は、共有パス55に接続されている。 【0005】マイコン57は、共有パス55を使用する

書き込まれた命令プログラムに基づいて動作する。ま

とき、バス要求信号B65を出力する。同様に、マイコ ン61は、パス要求信号C66を出力する。ORゲート 67は、パス要求信号B65とバス要求信号C66を入 力して論理和をとり、バス要求信号A68を出力する。

【0006】マイコン51は、パス要求信号A68を入 カし、マイコン51が共有パス55を使用しないとき は、"0"をバス許可信号A69としてインバータ70 に出力する。インパータ70は、バス許可信号A69を 反転して、NANDゲート71及びNANDゲート72 に出力する。更に、NANDゲート72は、パス要求信 号B65を入力して、反転されたパス許可信号A69と を夫々有することを特徴とするマイクロコンピュータ。 …… バス要求信号 B.6.5 との論理積をし、更に反転させてバー ス許可信号B73としてマイコン57に出力する。NA NDゲート71は、反転されたバス許可信号A69と反 転されたパス要求信号B65とパス要求信号C66との 論理積をし更に反転させてパス許可信号C74としてマ イコン61に出力する。

> 【0007】基準クロックφ75は、マイコン51,5 7,61に入力される。この基準クッロクφ75に従っ て、マイコン51,57,61は動作する。

> 【0008】次に上述の従来のマイコンの動作をについ て図6に示すタイミングチャートを参照して説明する。 図6は、図5に示す従来のマイコンにおける各部の動作 を示すタイミングチャートである。本従来例では、始め にマイコン57が共有バス55へのアクセスを開始する ものとしている。そのパスサイクルが終了する前に、マ イコン61から共有パス55の使用要求がでた場合のタ イミングについて説明する。

> 【0009】図6に示すように、基準クロックφ73 は、タイミングT1~T11の基となっている。タイミ ングT1において、マイコン57におけるDMA59が 共有パス55をアクセスしようとすると、マイコン57 は、パス要求信号B65を"1"にする。これにより、 ORゲート67の出力であるバス要求信号A68が "1"となりマイコン51に入力される。タイミングT 2において、マイコン51は、自己が共有パス55をア クセスしないときはバス要求信号A68に対してバス許 可信号A69を"0"にする。パス許可信号A69は、 インパータ70に入力され"1"となって出力される。 パス要求信号B65とインパータ70の出力とは"1" なのでタイミングT2では、NANDゲート72の出力 が"O"になりパス許可信号B73がアクティブにな

【0010】マイコン57は、アクティブなパス許可信 号B73を入力して1基準クロック後のタイミングT3 から共有パス55へのアクセスを開始する。本従来例で はメモリ64に接続され、CPU62は、メモリ64に 50 は、アドレスデータマルチプレックスとなっていて、共

有パス55へは、タイミングT3からアドレスを出力 し、タイミングT4、T5、T6においてデータを入出 **力する。ここで、タイミングT4において、マイコン6** 1におけるDMA63が共有バス55をアクセスしよう とすると、マイコン61はバス要求信号C66を"1" にしてアクティブにする。ORゲート67は、既にパス 要求信号B65によりアクティブとなっており、この時 点では、パス要求信号A68に変化はない。

【0011】マイコン51から出力されるパス許可信号 A69をインパータ70が反転した信号は"1"にな 10 がある。 り、パス要求信号C66は"1"になり、パス要求信号 B65が"1"になるので、NANDゲートA71の出 力であるパス許可信号C 7 4 は "1" になり、アクティ プとはならない。

共有パス55の使用を終了すると、マイコン57は、パ ス要求信号B65を"0"にし、共有パス55の使用要 求を取り下げる。マイコン61は、パス要求信号C66 を出力を続けているので、パス要求信号A68は"1" になり続け、これに対応してパス許可信号A69もアク ティブになり続け、インパータ70の出力は"1"とな っている。

【0013】パス要求信号B65が"0"になると、N ANDゲート71がアクティブになり、バス許可信号C 74は"0"になりアクティブになる。パス許可信号C 74が"0"なので1基準クロック後にマイコン61 は、共有パス55ヘアクセスを開始する。

【0014】タイミングT7からアドレスを出力し、タ イミングT8, T9, T10においてデータを入出力す る。タイミングT10においてマイコン61がメモリへ 30 のアクセスを終了すると、パス要求信号C66を取り下 げる。そしてパス要求信号C66が"0"になるので、 パス要求信号A68が"0"になり共有パス55の使用 要求がなくなるので、1基準クロック後のタイミングT 11においてバス許可信号A69は"1"になり、マイ コン57,61による共有パス55の使用は終了する。

【0015】また、マイコン51が共有パス55をアク セスする場合は、バス許可信号A69をアクティブにせ ず、他のマイコンが共有バス55をアクセスしないよう に制御して、パス使用の調停を計っている。

[0016]

【発明が解決しようとする課題】しかしながら、上述し た従来のマイコンでは、マイコンが複数接続されている のでパスの調停をするために、優先順位回路を用いなけ ればならない。従って、優先順位を低く割当てられたマ イコンは、自己より優先順位の高い全ての他のマイコン の処理が終了するまで、長い間パスの制御権を得ること ができない場合があり、マイコンの処理時間を見積るの が困難となり、複数のマイコンを用いたシステム設計を 難しくしているという問題点がある。

【0017】上述した従来のマイコンのようにマイコン を複数接続する場合では、複数のマイコンの内で1つの マイコンは、パスの使用要求信号を入力し、パスの使用 許可信号を出力する回路を内蔵しなければならない。他 の複数のマイコンは、パスの使用要求信号を出力し、パ スの使用許可信号を入力する回路を内蔵しなければなら ない。従って、上述した従来のマイコンでは、2種類の マイコンを設計及び製造しなければならず、そして使用 の繁雑さも増大して経済的な負担が大きいという問題点

【0018】また、上述した従来のマイコンでは、複数 のマイコンを接続すために、外付けの優先順位制御回路 を拡張しなければならないので部品数が増加してしま う。更に、優先順位制御回路をマイコンに内蔵しても、 --{ 0-0 1-2 } タイミングT6において、マイコン·5.7 が-------接続する外部のマイコンの数に応じて必要となる端子数..----------が増大しまうという問題点がある。

> 【0019】本発明はかかる問題点に鑑みてなされたも のであって、複数のマイコンが同一のパスに接続されて データを共有するマイコンにおいて、簡易なバス調停回 路によって、システム設計が容易にでき、1種類のマイ コンのみで構成することができ、かつ端子数を少なくす ることができるマイコンを提供することを目的とする。 [0020]

> 【課題を解決するための手段】本発明に係るマイクロコ ンピュータは、複数のマイクロコンピュータと、この複 数のマイクロコンピュータに共通に用いられる第1の記 憶手段と、前記複数のマイクロコンピュータにおける個 々のマイクロコンピュータに対して夫々個別に用いられ る複数の第2の記憶手段と、前記複数のマイクロコンピ ュータ間及び第1の記憶手段を共通に接続するバスとを 有するマイクロコンピュータにおいて、前記複数のマイ クロコンピュータは、前配パスの使用権を示す許可信号 を入出力し、自己が前記パスを使用しないときは入力し た前記許可信号を他の前記マイクロコンピュータに出力 し、自己が前記パスを使用するときは前記許可信号を入 力してから保持して前配パスの使用後に前記許可信号を 他の前記マイクロコンピュータに出力するバス制御手段 を夫々有することを特徴とする。

[0021]

【作用】本発明に係るマイコンにおいては、複数のマイ コンが同一のパスに接続されるマイコンシステムにおい て、複数のマイコンは、夫々パス制御手段を有してい る。パス制御手段は、各マイコンが共有するパスを自己 のマイコンが使用することができるようにする手段であ る。そして、各マイコンにおけるパス制御手段は、リン グ状に接続されて、パスの使用権を示す許可信号を入出 力して循環させている。パス制御手段は、自己のマイコ ンがパスを使用するときは、許可信号を入力してから保 持してパスの使用後にその許可信号を他のマイコンにお 50 けるバス制御手段に出力する。これらにより、各マイコ

ンにおけるパスの制御権は、リング状に接続した許可信 号の接続の順番で決るので、他のマイコンのパスの使用 が1度終了していれば必ずパスの制御権を得ることがで きる。従って、本発明に係るマイコンでは、マイコンの 処理時間を見積易くなり、各マイコンは、許可信号の入 力端子及び出力端子のみを持てばよいので、端子数を接 続するマイコンの数によって変更する必要がなく、ま た、優先順位を制御する回路が不要になる。更には、複 数のマイコンにおける夫々の回路構成は同じものでよい ので、従来例のように2種類のマイコンを使用する必要 10 がなく経済的に有利になる。

[0022]

【実施例】次に、本発明の実施例について添付の図面を 参照して説明する。

-【0.0.2.3】図1は、本発明の第1の実施例に係るマイーー コンを示すプロック図である。本第1の実施例に係るマ イコンは、複数のマイコンを有しており、その複数のマ イコンはDMAがアクセスするメモリ区間を共有し、同 一のデータを利用してデータ処理をする構成である。ま た、図示しないが各マイコンには、例えば高速通信制御 20 回路等の周辺回路が内蔵され、各DMAに接続され各D MAを介して共有メモリ7ヘデータを入出力する。

【0024】マイコン1は、CPU2、DMA3及び共 有バス制御部4で構成されている。マイコン1はメモリ 5に接続され、CPU2は、メモリ5に書き込まれた命 令プログラムに基づいて動作する。また、マイコン1 は、共有パス6に接続されている。共有パス6は、共有 するデータを読み書きするための共有メモリ7にも接続 されている。

【0025】マイコン8は、CPU9、DMA10及び 30 共有パス制御部11で構成されている。マイコン8はメ モリ12に接続され、CPU9は、メモリ12に書き込 まれた命令プログラムに基づいて動作する。また、マイ コン8は、共有パス6に接続されている。

【0026】マイコン13は、CPU14、DMA15 及び共有パス制御部16で構成されている。マイコン1-3はメモリ17に接続され、CPU14は、メモリ17 に書き込まれた命令プログラムに基づいて動作する。ま た、マイコン13は、共有パス6に接続されている。

【0027】パスアクセスを許可する許可信号A18 は、マイコン1に入力され、マイコン1は、許可信号B 19を出力する。パスアクセスを許可する許可信号C2 0は、マイコン8に入力され、マイコン8は、許可信号 A18を出力する。パスアクセスを許可する許可信号B 19は、マイコン13に入力され、マイコン13は、許 可信号C20を出力する。

【0028】基準クロックめ21は、マイコン1、8、 13に入力される。この基準クッロクφ21に従って、 マイコン1,8,13は動作する。リセット信号22 時に初期化する。

【0029】更に、図2を参照して図1に示すマイコン 1, 8, 13における共有パス制御部4, 11, 16の 構造について説明する。図2は、図1に示すマイコンに おける共有パス制御部4,11,16の構造を詳細に示 す回路図である。共有バス制御部4,11,16は、夫 々同一の構造をしている。

6

【0030】許可信号入力端子31を介して入力される 許可信号A18は、基準クロック φ21の立ち下がりに 同期するDラッチ32に入力される。Dラッチ32の出 力は、ANDゲート33及び34に入力される。マイコ ン1に内蔵されるDMA3は、共有パス6を使用したい とき、REQ信号35を出力し、フリップフロップ(以 下F/Fと記す) 36をセットする。F/F36は、基 · 準クロック 6.2.1 の立ち下がりに同期して動作する。 F.... /F36の出力信号は、ANDゲートA33に入力され る。ANDゲートA33の出力は、パススタート信号3 7としてDMA3へ送られる。DMA3は、共有パス6 の使用を終了すると終了信号38を出力し、F/F36 をリセットする。スタート信号40は、マイコン1にお けるCPU2から出力される。ORゲート39は、AN Dゲート34の出力と終了信号38とスタート信号40 とを入力し論理和をとる。ORゲート39の出力は、基 準クロックφ21の立上がりに同期するDラッチ41に 入力される。Dラッチ41の出力は、許可信号B19と して許可信号出力端子42を介して出力される。

【0031】次に、上述の如く構成された本第1の実施 例に係るマイコンの動作について説明する。

【0032】図3は、図1及び図2に示す本第1の実施 例に係るマイコンにおける各部の動作を示すタイミング チャートである。図3に示すように、基準クロック62 1は、タイミングT1~T10の基となっている。

【0033】先ず、各マイコン1,8,13から共有バ ス6への使用要求がない場合について説明する。許可信 号A18がタイミングT1において基準クロック621 の立ち上がりで"1"になると、その許可信号A18を 入力したDラッチ32は、タイミングT2における基準 クロック φ 2 1 の立上がりで出力を "1" にする。ここ で、REQ信号35はDMA3より出力されていないの で、F/F36の出力は"0"になり、ANDゲート3 4の出力は"1"になる。ORゲート39の出力は、A NDゲート34の出力により"1"になる。ORゲート 39の出力は、Dラッチ41によりタイミングT2にお ける基準クロック 621の立上がりラッチされ許可信号 出力端子42より許可信号B19として出力される。

【0034】従って、共有パス6の使用要求がない場合 には、許可信号入力端子31から入力された許可信号A 18は、1基準クロック後に許可信号出力端子42から 許可信号B19となって出力される。マイコン8,9に は、マイコン1,8,13に入力され、各マイコンを同 50 おいても共有バス制御部11,16は上述と同様に動作 7

する。

【0035】タイミングT2において、マイコン1から 出力された許可信号B19は、マイコン13における共 有パス制御部16に入力され、1クロック後のタイミン グT3において、許可信号C20として出力される。更 に許可信号C20は、マイコン8に入力され、1クロッ ク後のタイミングT4において許可信号A18としてマ イコン8から出力される。ここで、REQ信号35がア クティブでない場合は、許可信号A18は、許可信号B 19としてマイコン1から出力される。つまり、共有バ 10 ス6を使用しない限り1基準クロックの長さで1レベル の許可信号が各マイコン間を循環することになる。

【0036】次に、マイコン1が共有パス6をアクセス する場合について説明する。DMA3が共有パス6をア クセスしようとすると、DMA3は、タイミングT3に おいてREQ信号35を出力して、F/F36をセット する。許可信号がマイコン間を循環して、許可信号A1 8がアクティブになり、タイミングT4において許可信 **号入力端子31より入力され、タイミングT5において** Dラッチ32により基準クロックφ21の立上がりに同 期化される。F/F36の出力がタイミングT4におい て"1"、Dラッチ32の出力がタイミングT5におい て"1"となったので、ANDゲートA33の出力は、 タイミングT5における基準クロック 621の立上がり で"1"になり、パススタート信号37がアクティブに なる。パススタート信号37を入力したDMA3は、タ イミングT5において基準クロックφ21が"1"のと き共有パス6にアドレスを出力し、共有パス6へのアク セスを開始する。

【0037】本第1の実施例に係るマイコンでは、アド 30 レスデータマルチプレックスとなっており、タイミング T5においてアドレスを出力し、タイミングT6, T 7, T8において共有メモリ7へデータを入出力する。

【0038】ここで、F/F36の出力は"1"であ り、ANDゲートB34の出力は"0"なので、許可信 号B19は"0"のままである。そして、他のマイコン 8, 13は、許可信号B19及びC20が"1"となら ないので、共有パス6ヘアクセスするためのスタートの · タイミングをDMA 10, 15 へ与えるパススタート信 号37出力することができず共有パス6をアクセスしな 40

【0039】マイコン1におけるDMA3は、タイミン グT8においてデータ入出力を終了すると、終了信号3 8を出力する。終了信号38によりF/F36は、リセ ットされ次のパス使用要求に備える。終了信号38は、 ORゲート39を介してタイミングT8においてDラッ チ41に入力され、基準クロック621の立上がりに同 期化されて許可信号出力端子42から許可信号B19と して出力される。許可信号B19が出力されたので、他 ができるようになる。

【0040】なお、本第1の実施例に係るマイコンで は、許可信号を各マイコン間で循環する必要があるの で、リセット信号22により各マイコンの初期化後1つ のマイコンだけが許可信号を出力するようにする。図1 に示す本第1の実施例では、スタート信号40を出力す る命令をマイコン1の初期化後実行するように記述され たプログラムがメモリ5に格納されている。マイコン1 におけるCPU2は、リセット信号22により初期化後 メモリ5に格納されている命令を実行して、スタート信 号40を出力する。スタート信号40は、ORゲート3 9を介してDラッチ41に入力され、基準クロックゅ2 1の立上がりに同期化されて許可信号出力端子42から 許可信号B19として出力される。許可信号B19が出

8

【0041】以上説明したように、本第1の実施例に係 るマイコンでは、ソフトウェアにより初期化後に最初の 許可信号を出力するマイコンを選択している。

【0042】次に、本発明の第2の実施例に係るマイコ 20 ンについて説明する。図4は、本発明の第2の実施例に 係るマイコンにおける共有パス制御部を示す回路図であ る。なお、図4において、図2に示す第1の実施例に係 る共有パス制御部と同一の構成部には、同一符号を付し て説明を省略する。

【0043】図1に示す本第2の実施例に係るマイコン における共有パス制御部において、図2に示す第1の実 施例に係る共有バス制御部と相違する構成部分は、OR ゲート39に入力されていたスタート信号40が削減さ れている部分と、リセット検出回路43が付加されてい る部分とである。従って、スタート信号の生成方法が第 1の実施例とは異なっている。

【0044】本発明に係るマイコンでは、許可信号を各 マイコン間で循環する必要があるので、リセット信号2 2による各マイコンの初期化後1つのマイコンだけが許 可信号を出力するようにしている。

【0045】リセット検出回路43は、リセット信号2 2を入力すると、マイコン1の初期化後1基準クロック 幅の信号を出力する。また、マイコン1には、端子44 が設けられている。リセット検出回路43は、端子44 を介して入力した信号のレベルが"1"ならば動作す る。その信号のレベルが"0"ならば動作しない。

【0046】複数接続されたマイコンも上述と同様の構 成であり、複数接続されたマイコンの内1つのマイコン だけが端子44の信号レベルを"1"とし、他のマイコ ンにおける端子44に相当する部分の信号レベルは "0"にする。 端子44における信号レベルが"1"な らリセット信号22による初期化後、リセット信号検出 回路43の出力は、1基準クロック幅だけ"1"にな る。リセット信号検出回路43の出力は、ORゲート3 のマイコン8,16は、共有パス6をアクセスすること 50 9を介してDラッチ41に入力され基準クロックφ21

の立上がりに同期化され、許可信号出力端子42から許 可信号B19として出力される。他のマイコンにおい て、端子44に相当する部分の信号レベルは、"0"な ので許可信号は出力されない。

【0047】以上説明したように、本第2の実施例で は、リセット信号検出回路及び端子を設け、その端子か ら入力する信号レベルによって初期化後の最初の許可信 号を出力するマイコンを選択している。

[0048]

【発明の効果】以上説明したように本発明に係るマイコ 10 る。 ンによれば、複数のマイコンが同一のパスに接続されて いるマイコンシステムにおいて、各マイコンにおけるパ スの制御権は、リング状に接続した許可信号の接続の順 番で決るので、他のマイコンのパスの使用が1度終了し でいれば必ずバスの制御権を得ることができる。- 従っ----- (図6]-図5-に示す従来のマイコンにおける各部の動作---------------------て、本発明に係るマイコンでは、マイコンの処理時間を 見積易くなり、複数のマイコンを使用したシステムの設 計を容易にすることができる。

【0049】また、本発明に係るマイコンでは、バスの 制御権を許可する信号をリング状に複数のマイコン間で 20 3, 10, 15 ; DMA 接続するので、各マイコンは、許可信号の入力端子及び 出力端子のみを持てばよい。このため、端子数を接続す るマイコンの数によって変更する必要がない。また、従 来例と比較し優先順位を制御する回路が不要になる。更 には、複数のマイコンにおける夫々の回路構成は同じも

10 のなので、従来例のように2種類のマイコンを使用する 必要がなく経済的に有利である。

【図面の簡単な説明】

【図1】本発明の第1の実施例に係るマイクロコンピュ ータを示すプロック図である。

【図2】図1に示すマイクロコンピュータにおける共有 パス制御部の構造を詳細に示す回路図である。

【図3】図1及び図2に示す本第1の実施例に係るマイ コンにおける各部の動作を示すタイミングチャートであ

【図4】本発明の第2の実施例に係るマイクロコンピュ 一夕における共有バス制御部を示す回路図である。

【図5】従来のマイクロコンピュータの一例を示すプロ ック図である。

を示すタイミングチャートである。

【符号の説明】

1, 8, 16 ;マイコン


2, 9, 14 : CPU

4, 11, 16 ;共有バス制御部


5, 12, 17 ;メモリ

: 共有パス ; 共有メモリ


[図2]



【図1】



【図3】



【図4】

18;許可信号A 19;許可信号B


21 i クロック中

22: リセット信号


31;許可信号入力場子 33, 34; AND5+1 35; REQ 65 36; 79+770+7 37; /7329-1-65 38; 於165

39; OR 5-1

42;斯可信号出力损于 44;划子



【図5】



【図6】

